NOR_gate_layout.png (600 × 433 像素,檔案大小:22 KB,MIME 類型:image/png


摘要

描述

Shows a CMOS implementation of a NOR gate.

Also used at http://www.sccs.swarthmore.edu/users/06/adem/engin/e77vlsi/lab3/
日期 2009年11月20日 (原始上傳日期)
來源 No machine-readable source provided. Own work assumed (based on copyright claims).
作者 No machine-readable author provided. Miquel puig assumed (based on copyright claims).

授權條款

Public domain 我,此作品的版權所有人,釋出此作品至公共領域。此授權條款在全世界均適用。
這可能在某些國家不合法,如果是的話:
我授予任何人有權利使用此作品於任何用途,除受法律約束外,不受任何限制。

說明

添加單行說明來描述出檔案所代表的內容

在此檔案描寫的項目

描繪內容

檔案歷史

點選日期/時間以檢視該時間的檔案版本。

日期/時間縮⁠圖尺寸使用者備⁠註
目前2009年11月20日 (五) 12:41於 2009年11月20日 (五) 12:41 版本的縮圖600 × 433(22 KB)Miquel puig== Summary == Shows a CMOS implementation of a NOR gate. Also used at http://www.sccs.swarthmore.edu/users/06/adem/engin/e77vlsi/lab3/ == Licensing == {{PD-self|date=November 2007}} Category:Logic Category:Logic gates

下列頁面有用到此檔案:

全域檔案使用狀況

以下其他 wiki 使用了這個檔案: