ARM Cortex-A510

ARM Cortex-A510是一個基於ARMv964位指令集架構設計的中央處理器以及ARM內核[1]。由安謀控股旗下劍橋設計中心的劍橋團隊設計[2]

ARM Cortex-A510
產品化2021
設計團隊安謀控股
指令集架構ARMv9-A
HyperTransport速率2.02 GT/s 至 unit= unit= GT/s
上代產品ARM Cortex-A55
繼任產品ARM Cortex-A520

設計

ARM Cortex-A510與前一代ARM Cortex-A55相比,性能提升35%,能效比提高20%以及3x機器學習性能[3]。對比前一代ARMCortex-A55的兩條解碼流水線,ARM Cortex-A510升級到三條,不再支持Aarch32[4]。三條前端以及後端擁有3個ALU[4]

參考資料

  1. ^ First Armv9 Cortex CPUs for Consumer Compute. community.arm.com. [2021-08-12]. (原始內容存檔於2021-08-12) (英語). 
  2. ^ Frumusanu, Andrei. Arm Announces Mobile Armv9 CPU Microarchitectures: Cortex-X2, Cortex-A710 & Cortex-A510. www.anandtech.com. [2021-08-24]. (原始內容存檔於2022-04-24). 
  3. ^ First Armv9 Cortex CPUs for Consumer Compute. community.arm.com. [2021-08-12]. (原始內容存檔於2021-08-12) (英語). 
  4. ^ 4.0 4.1 Cortex-A510 - Microarchitectures - ARM - WikiChip. en.wikichip.org. [2021-08-24] (英語).